スプリアス規格が厳しくなり、VHFで５０Wを超える送信機では、スプリアス抑圧比が７０ｄBを求められる場合も出てきました。
VFOも、それに応じたスプリアスの少ないものにする必要があります。
シングルコンバージョンの場合、高い周波数のVFOも必要となります。
ＤＤＳや、ワンチップのＰＬＬを使って、ＶＦＯ単独でそのようなスプリアス比を得る事は難しいと考えました。
そこで頭に浮かんだのが、ＬＣ式のＶＣＯと組み合わせて１０ｋＨｚステップで発振するＰＬＬと、その基準発振器をＶＸＯにしてその間を補完する、シングルループのＰＬＬです。
これであれば、周波数変換も無く、各バンドに各々一つのＰＬＬを適切に作れば、スプリアスを非常に少なくすることが可能と思われました。
とは言っても、そんなＶＦＯを是非作りたいのはスプリアス規格の厳しい５０ＭＨｚです。ＨＦにも、全バンドに使えるものがあればＶＦＢですが、当面はオンエアの頻度が高めの７ＭＨｚ用だけ、併せて搭載する事にします。従って、まずは２バンド用のＶＦＯとなります。
＜考え方＞
例えば、１２ＭＨｚのジェネレーターを用いて７ＭＨｚに出る場合、アッパー局発であれば１９ＭＨｚのＶＦＯが必要となります。
下の図は、その場合のシングルループＰＬＬの考え方を示します。
１９MHｚから１９．２ＭＨｚ迄を、１０ＫＨｚステップで発振させるPLLですが、右端の基準発振器がＶＸＯになっています。
１０ｋＨｚ未満の端数を、このＶＸＯで合わせます。バンドの下端から上端にかけて、分周比が１９００から１９１９まで大きくなりますので、１０ｋＨｚ幅を生み出すためのVXOの発振周波数の幅は、バンド上端ではその分、少しだけ小さくなります。
ＶＸＯの可変範囲は５ｋＨｚ程で、大きな範囲ではありませんが、これを電気信号で制御する必要があります。
しかしバンド全体で同じ周波数幅ではないため、分周比に応じた周波数幅を記録し、それに応じた制御電圧を作り出す必要があります。
１９００～１９１９の分周比も電気信号で制御する必要があり、これらはマイコンで制御する事にします。
真ん中の位相比較器と二つの分周器は、一つのＰＬＬ ＩＣでまかなう事にします。
その他のバンドについても、同じ考え方で構築します。
＜基礎実験＞
１．電圧制御ＶＸＯ
電圧制御のＶＸＯがうまく行かなければお話になりません。まずこれから実験しました。
１０．２４ＭＨｚから上へ数ｋＨｚ可変できる水晶は、見つかりませんでした。
そこで、１０．２４ＭＨｚから下へ可変する事にしました。そのため、上図そのままは当てはまらなくなりました。＾＾；）
一つ上の分周ステップを用い、そこからＶＸＯの周波数を下へ可変して、望みの基準周波数を得ます。
（これにより、各１０ｋＨｚステップの基準周波数（可変範囲の下端になる）は、一定にならなくなりました。＾＾；）
バリコンはQが高く可変しやすいのですが、バリキャップでは可変範囲が少なくなりました。
手持ちの１０．２４MHｚの水晶を２個並列にし、バリキャップの電圧を２．５Ｖから７Ｖ程（７ＭＨｚの場合）まで変えて、目的の可変範囲を得ました。
その範囲の曲線を、直線になぞらえる事にします。
７メガより上のバンドでは、可変範囲はこれより少なくなります。
ＶＸＯの制御電圧対発振周波数の関係は、下の図の様でした。
２．ＤＡ変換器（ＤＡＣ）とメモリー（ＥＥＰＲＯＭ）
ＰＬＬの周波数は１０ｋＨｚステップですが、その間を５００で割り、２０ＨｚステップでＶＦＯの出力周波数を可変する事にします。
これくらいにすれば、ダイヤルを回した時のステップ感が殆どありません。
そこで、バンドの下端から上端まで、１０ｋＨｚ毎に、出力すべき電圧をデジタルに変えて、予めメモリーに記録しておきます。
ＤＡＣはＭＣＰ４８２１を用いますが、出力電圧は５Ｖ迄なので、これをオペアンプＬＭ３５８を用いて２倍に増幅します。
ロータリーエンコーダーを用いてマイコンからＤＡＣにデータを入力し、出力電圧を実測する実験を予め行いました。
ＥＥＰＲＯＭメモリーには２５ＬＣ６４０Ａを用います。ここへ出力周波数の１０ＫＨｚ幅に対応するＶＸＯの制御電圧に応じたＤＡＣデータ値と、その幅を５００で割った値を、記録しておきます。データはＥｘｃｅｌシートで用意し、やはりＥｘｃｅｌを用いてｈｅｘファイルを生成、これをＰＩＣＫit３でＥＥＰＲＯＭに書き込んでおきました。
このデータをマイコンで読み出し、前記５００で割った値と、１０ｋＨｚステップからの出力周波数の偏移を２０Ｈｚで割った値を掛け合わせ、１０ｋＨｚ毎のデータに加算して、ＤＡＣに送るデータとします。
３．ＰＬＬ ＩＣ
装置の心臓は、このＰＬＬ ＩＣです。
発振周波数は、７ＭＨｚの場合は１９MHｚ、５０ＭＨｚ場合は６２ＭＨｚと行きたいところですが、ＶＸＯのドリフトと、ＶＸＯの可変範囲が狭くなることからの誤差拡大を懸念し、５０ＭＨｚだけはローワーの３８ＭＨｚとしました。
これらの範囲で安定に動作するＰＬＬ、またシリアル制御できるＩＣとして、モトローラのＭＣ１４５１７０を使いたかったのですが、純正品が入手できませんでした。ネットで隣国から購入したフラットパッケージの物は、ロックしませんでした。どうも、不良なまがい物だったようです。
入手できたのは、ＭＣ１４５１５７と、ＴＣ９２５６でした。
ＭＣ１４５１５７は、ｍａｘ１５ＭＨｚとあります。それでも１９ＭＨｚはうまく発振しました。しかし、３８ＭＨｚはさすがに無理でした。
ＴＣ９２５６は、３８ＭＨｚでもしっかりとロックしたのですが、分周比として１０２４を選ぶことが出来ないため、ＶＸＯからやり直しとなります。
手持ちにＭＣ１４５１６３があったので、テストしてみました。これは期待に外れたことが無く、しっかりロックしたのですが、制御がパラレルのＢＣＤのため、
制御の一部をＢＣＤで構築しなければなりません。また大型で、シリアル－パラレルの変換も必要になります。う～ん。
ＢＣＤ扱い等の面倒を我慢してＭＣ１４５１６３か、ＶＸＯからやりかえてＴＣ９２５６か。
結局、発振出力をゼネカバ受信のトランシーバーで比較し、トーンに不純な成分が何も感じられなかったＭＣ１４５１６３を選びました。
シリアル→パラレルの変換には、７４ＨＣ５９５を２個使います。
テストしたＰＬＬ ＩＣ 左から ＭＣ１４５１７０（まがい物？）、ＭＣ１４５１５７、ＴＣ９２５６、ＭＣ１４５１６３
４．制御用マイコン
制御の対象は、ＰＬＬ、ＥＥＰＲＯＭメモリー、ＤＡＣとあり、これらとはＳＰＩでの通信が必要です。ディスプレイにもコマンドを送る必要があります。
さらに、入力にはロータリーエンコーダー、スイッチ類その他あります。
実験の初めは、１８ピンのＰＩＣ１６Ｆ８１９でダイナミックＬＥＤディスプレイを使い、ＤＡＣやＥＥＰＲＯＭ、ＰＬＬそれぞれと単独に通信してテストしていましたが、全体を考えると、２８ピンが２個か、４０ピンのマイコンが必要です。
ＩＯの数、また割込み可能なＩＯを多くとれる事と、少しずつ構築してテスト出来る事から、２８ピンの１６Ｆ１７８６を２個使う事にしました。
＜ＶＦＯの基本構成＞
以上を反映し、ＶＦＯの全体構成は下図のようになりました。
全体を制御するマイコン、ＰＩＣ１６Ｆ１７８６（control）が中心になります。これが、ＰＬＬ、ＤＡＣ、ＥＥＰＲＯＭにＳＰＩでアクセスし、コントロールします。
これらの連携については、前述のとおりです。
ＬＣＤディスプレイはパラレルでコントロールしています。また、選局用のメインエンコーダの信号、ＲＩＴやメモリー等のスイッチ信号を受け入れます。
また、別途のメモリーには、装置が停止する寸前に、現在の設定周波数を記録し、起動時に再現するようにしました。
親機のトランシーバーにはバンド切替情報の出力（ＳＰＩ）があるので、それによる切替えとともに、単独運転用にエンコーダによる切替も出来るようにします。
初め、ロジックＩＣの組み合わせにしようかと思いましたが、それよりマイコンを使えば回路が簡素化し（ソフトが作成必要ですが。＾＾；）、また割込みも使用できることから、ちょっともったいないですが同じマイコン、１６Ｆ１７８６を使う事にしました。
このマイコンが、バンド用エンコーダの他、７４ＨＣ５９５を用いて親機のＢＡＮＤ情報を受け入れ、処理してメインのマイコンに送ります。また、一部のプッシュスイッチ信号を、ワンショットに整形する内職もします。ｈｉ.
それから、電源電圧の低下を検出し、メインのマイコンに停止寸前の周波数記録のための割込み信号を出します。
ＶＣＯは複数を使う事になります。一方の出力が他のＶＣＯに繋がって損失が生ずるのはマズいので、ＬＯアンプ（ＡＤ８０４５使用）の中のダイオードスイッチで、使用中のＶＣＯに切り替えます。また、万一のロック外れの時は、このアンプの電源を停止し、リレーでＶＣＯ出力を地絡します。
＜制御ソフトについて＞
選局に関わる周波数のアップダウンカウンター、中間周波数の加減算、周波数メモリーといった、周波数の主要な取り扱いは、ＢＣＤとしました。
バイナリで扱う場合、表示やＰＬＬのためにＢＣＤへ変換が必要ですが、この変換の方が、ＢＣＤからＥＥＰＲＯＭやＤＡＣで必要なバイナリに変換するより、コスト高のようなので、決めました。
周波数として扱うのは、１０Ｈｚ台から１０ＭＨｚ台までの７桁ですが、ＢＣＤで４バイトとなり、Ｈｚの桁も”０”として一応計算対象となります。
下の図は、エンコーダーで入力した４バイトＢＣＤのアップダウンカウンターの数値から、ＰＬＬとＶＸＯを動かすまでの処理の流れを示します。
（実際の数値には端数もあり、Ａ／Ｂ ＶＦＯやメモリーの処理、バンド切替えなどもあります。）
出力周波数は、上位２バイトと下位２バイトで処理が別フローになるところがミソです。ｈｉ.
＜製 作＞
装置は、シャーシをひっくり返し、コの字型のカバーをかけたケースの中に組み立てました。
製作途中と、その後の内部の様子が、下の写真です。
写真左 製作途中 写真右 その後
右の写真には、二つのＶＣＯの上部に取り付けられたＬＰＦが写っています。
ＶＣＯ電源は、バンド毎に切替えてＶＣＯに電源を送るものです。また、ロック外れの時はＬＯアンプの電源を落とします。
メイン コントロールユニットのマイコンには、トライアルやバージョンアップのため、ゼロプレッシャソケットを使っています。ＢＡＮＤ切替えのマイコンのものは、もう外しました。ｈｉ.
この装置、アイデアは以前から温めていたものでした。
しかし時間が余りとれない時期もあり、実験を始めてから２バンドで使えるようになるまで、２年ほどかかりました。＾＾；）
＜微弱な回り込み＞
スプリアスも、－７０ｄＢやさらに下回るレベルを狙っていると、思わぬ所から来る、別の信号の回り込みが見つかるようになります。
下記の回り込みには、対策が必要でした。
① ＰＬＬユニットからＶＣＯ出力ラインへの、基準発振信号（１０．２４ＭＨｚ）の逆流
まさかと思いました。スペアナで当たると、ＶＣＯのバッファーアンプまで逆流が及んでいました。
ＰＬＬユニット内にパスコンや、アースパターンの連結（ジャンパー線）を増設しました。しかしそれでも不十分でした。
ＶＣＯにＰＬＬ行き用のバッファーアンプと、出力ラインのバッファーアンプの二つを設けて、ようやく逆流を退治しました。
② ＶＸＯからＬＯアンプへの基準発振信号（１０．２４ＭＨｚ）の直接の飛び込み
これら二つの間にシールド板を立てると、飛び込みが無くなりました。（先に、仮のアルミ板を手持ちで挿入して、効果を確かめました。）
③ 出力遮断中にかすかな出力漏れ
親機の内部ＶＦＯ（ＤＤＳ）を使用中（リレーで切替え）は、当装置内のＬＯアンプへの電源を遮断し、入力側と出力側をリレーで地絡していました。それでも受信中にＰＬＬのダイヤルを回すと、かすかに信号が聞こえました。大変意外でした。
そのため、親機内部のＶＦＯ使用時は、ＶＣＯへの電源も遮断するように改造し、出力漏れを無くしました。
＜スプリアスの低減状況は・・・＞
スプリアスは、７ＭＨｚ用は余裕をもって規格をクリアし、気になる５０ＭＨｚ用（３８ＭＨｚ出力）でも、下図のように－８０ｄＢに達しています。
（スケールが＋１５ｄＢｍから－８５ｄＢｍと、少し見づらいですが。＾＾；）
＜試してみて＞
使い心地はＤＤＳの場合と何も変わりません。
周波数の変化ステップは２０Ｈｚなので、選局はスムーズです。ただ、たまに周波数の変化が大き目のステップがあります。ＰＬＬのステップ切り替わりにＶＸＯが完全には合せ切れていないと思います。しかし逆行する程のものではありません。
また、この切り替わりの時に、ＰＬＬが瞬時ロック外れをするだろうと思っていましたが、全く判らない程度でした。
ダイヤル１回転あたり約８ｋＨｚ動くので、ワッチは楽です。演算が多いためか、早回しすると８ｋＨｚが６ｋＨｚなどに減ります。無茶な回し方はできません。ｈｉ. 急ぐ時は、ステップを１００Ｈｚに切り替えます。
ＶＸＯの周波数対制御電圧の関係は曲線ですが、これを直線になぞらえています。周波数には多少の誤差が含まれると思いますが、気になるほどではありません。（鈍感力がついてきた？）
Ａ／Ｂ ＶＦＯや、周波数メモリー、停止した時の周波数で次に立ち上がるメモリーは、便利です。
この装置は、棚と他の装置の隙間に入るよう、扁平に作ったのですが、横向きには入らず、縦置きになってしまいました。
首を少しかしげてディスプレイを見ています。
私は右利きなので、ダイヤルツマミをディスプレイの右側に取り付けたのですが、縦になったため上側になり、ディスプレイを見るのに手が少し邪魔です。そこまでは考えが及んでおりませんでした。ｈｉ.
長くなりました。最後までお読みいただき、ありがとうございます。